طراحی مبدل آنالوگ به دیجیتال فلدینگ و اینترپولیتینگ 8 بیت 110-Mw,100-MS/S با استفادها ز تکنیک حذف آفست پیشخورد درتکنولوژی CMOS
محل انتشار: یازدهمین کنفرانس مهندسی برق
سال انتشار: 1382
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 5,491
فایل این مقاله در 11 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE11_116
تاریخ نمایه سازی: 18 تیر 1391
چکیده مقاله:
دراین مقاله یکمبدل آنالوگ به دیجیتال فلدینگ و اینترپولیتینگ 8 بیتی درتکنولوژی CMOS0.6-mm طراحی شده است دراین طرح به منظور افزایش پهنای باند سیگنالورودی از مدار نمونه گیر T&H توزیع شده و نیز به منظور حذف آفست و بهبود خطاهای INL,DNL ازمدار حذف آفست پیشخورد Feed-forward استفاده شده است درمبدل طراحی شده استفاده از مدار فلدردومرحله ای two-step باعث افزایش بهره مدارات فلدر و کاهش ابعاد ترانزیستورهای آن و بالطبع کاهش سطح مصرفی مبدل و نیز افزایش عرض باندسیگنال ورودی شدها ست نتایج شبیه سازی توسط نرم افزار Hspice نشان می دهد که حداکثر نرخ تبدیل مبدل 100-MS/s ماکزیمم فرکانس سیگنال ورودی 81-MHz حداکثر خطاهای DNL,INL به ترتیب 0.9و0.55LSB و با ولتاژ تغذیه 3 ولت توان مصرفی مبدل 110-mW می باشد.
کلیدواژه ها:
مبدل آنالوگ به دیجیتال - فلدینگ - اینترپولیتینگ - حذف آفست پیشخورد - نمونه گیرتوزیع شده - تکنولوژی CMOS
نویسندگان
حمیدرضا رشیدی کنعان
دانشگاه تربیت مدرس گروه مهندسی برق الکترونیک
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :