حافظه دسترسی تصادفی پویای جاسازی شده بر مبنای سلول بهره ۵ ترانزیستوری، به صورت کم توان و با زمان نگهداری بالا در فناوری های فین فت کمتر از ۲۲ نانومتر

در این مقاله، یک سلول GC-eDRAM ۵ ترانزیستوری در فناوری فین فت ارائه می گردد. این حافظه، با به کارگیری هر دو نوع ترانزیستورهای نوع p و نوع n برای حذف اثر کوپلاژ خازنی، استفاده ترکیبی از ولتاژهای آستانه و نیز بهره گیری از اثر پشته جهت بهبود مصرف توان ایستا، طراحی شده است. به منظور دستیابی به زمان نگهداری بالا، از ترانزیستورهای کم توان در مسیر خرابی داده به صورت سری استفاده شده تا جریان نشتی عبوری از این مسیر به دلیل اثر پشته، کاهش یافته و مصرف توان ایستا کم شود. در نتیجه خرابی کندتر داده های یک و صفر، زمان نگهداری داده بهبود یافته و بنابراین فرکانس نوسازی، توان نوسازی و توان نگهداری کاهش خواهد یافت. سلول پیشنهادی دارای ساختار نوین بوده و دارای بالاترین زمان نگهداری داده و کمترین توان ایستا و توان نگهداری در بین ساختارهای GC-eDRAM مشابه است؛ از این رو همزمان در طبقه بندی های فوق توان پایین و پرسرعت قرار دارد. سلول پیشنهادی در تمام ابعاد کمتر از ۲۲ نانومتر و با استفاده از نرم افزار HSPICE شبیه سازی شده است و در گره فناوری ۲۰ نانومتر، نسبت به سلول ۴ ترانزیستوری، در فناوری ۲۸ نانومتر FD-SOI، ۱۹۵برابر زمان نگهداری، ۸۰% کاهش مصرف توان ایستا و ۴۸% کاهش مساحت را نشان می دهد.

کلیدواژه ها:

Embedded DRAM ، Gain-cell ، FinFET Technology ، Data Retention Time ، Retention Power ، حافظه دسترسی تصادفی پویای جاسازی شده ، سلول بهره ، فناوری فین فت ، زمان نگهداری داده ، توان نگهداری