تکنیک ترانزیستورهای MOS توزیع شده با قابلیت تسهیل پیاده سازی تطبیق پویای عناصر در مبدل دیجیتال به آنالوگ باینری ۱۰ بیتی

عملکرد مبدل های دیجیتال به آنالوگ هدایت جریانی، بخاطر عدم انطباق طول و عرض ترانزیستورها و اختلاف ولتاژ آستانه و ولتاژ ارلی آنها که ناشی از خطای پروسه ساخت است، محدود می گردد. هر چند روش های مختلفی برای تعدیل خطاهای ناشی از عدم انطباق المانها وجود دارد، اما این خطا به طور کامل قابل حذف نیست. در این مقاله تکنیک ترانزیستورهای MOS توزیع شده با قابلیت تسهیل پیاده سازی تطبیق پویای عناصر در مبدل دیجیتال به آنالوگ باینری ارائه شده است به نحوی که بدون نیاز به توان مصرفی بالا و پیچیدگی مداری زیاد امکان کاهش خطای ناشی از عدم انطباق ترانزیستورها و نیز خطای ناشی از تغییرات ولتاژ بار را فراهم آورده است. این تکنیک بر مبنای انتخاب تصادفی از میان تعداد معینی از بلوک های جریان واحد عمل می کند، برای تصادفی تر کردن هر چه بیشترکد تولیدی از یک مولد کد تصادفی و تمام جمع کننده به همراه رمزگشای ۴ به ۱۶ استفاده شده است. این تکنیک در ساختار مبدل دیجیتال به آنالوگ ۱۰ بیتی باینری با تکنولوژی ۱۸۰ نانو متر CMOS پیاده سازی شده است، جریان LSB ۵۰۰ نانوآمپر و ولتاژ تغذیه ۸/۱ ولت و توان مصرفی این مبدل mW۶/۱۴ و شاخص SFDR مبدل با شبیه سازی تحت نرم افزار Cadence Spectre  ۲۷/۶۰ دسیبل به دست آمده است.

کلیدواژه ها:

Digital to analog converter ، Dynamic Element Matching ، Mismatching transistor ، Distributed MOS Transistor. ، مبدل دیجیتال به آنالوگ ، تطبیق پویای عناصر ، عدم انطباق ترانزیستور ، تکنیک ترانزیستورهای MOS توزیع شده ، DMOS