روشی برای تولید خودکار بردارهای آزمون مدارات ترکیبی درسطح گیت برای خطاهای اتصال به صفرویک

یوسف صیفی کاویان; جبار گنجی

روشی برای تولید خودکار بردارهای آزمون مدارات ترکیبی درسطح گیت برای خطاهای اتصال به صفرویک

محل انتشار: دومین کنفرانس ملی محاسبات نرم و فن آوری اطلاعات

سال انتشار: 1390

نوع سند: مقاله کنفرانسی

زبان: فارسی

مشاهده: 997

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

دریافت فایل کامل مقاله

صدور گواهی نمایه سازی
من نویسنده این مقاله هستم

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

https://civilica.com/doc/143017

شناسه ملی سند علمی:

NCSCIT02_193

تاریخ نمایه سازی: 17 اردیبهشت 1391

چکیده مقاله:

آزمون مدارات منطقی دیجیتال قبل ازتحویل به مشتری از مهمترین مراحل تولید ادوات دیجیتال است امروزه برای تولیدخودکار الگوهای آزمون برای مدارات ترکیبی روشهای متعددی وجوددارد روش آزمون معین با استفاده از منطق D از جمله بهترین این روشهاست زیرا با حداقل تعداد بردار ورودی پوشش صددرصد خطاهای اتصال به یک اتصال به صفر را فراهم می کند اغلب انواع خطاهابا خطای اتصال به صفر/یک قابل مدلسازی هستند و این بهمعنای وسعتکاربرد این الگوریتم است دراینمقالهروشی برای پیاده سازی این الگوریتم ارایه می شود درروش ارایه شده ایده هایی مثل استفاده از لیست های اولویت واصلاح رو به جلو برای افزایش کارایی استفاده و نتیجه ارزیابی شده است.

کلیدواژه ها:

تولید خودکارالگوی آزمون ، منطق D ، پوشش خطا ، خطای اتصال به صفر ، خطای اتصال به یک

نویسندگان

یوسف صیفی کاویان

گروه برق دانشگاه شهید چمران اهواز

جبار گنجی

گروه برق دانشگاه آزاد اسلامی واحد ماهشهر

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :

_ _ and Testable ...
Wang, L.-T., C.-W. Wu, and X. Wen, eds. "VLSI Test ...
Bareisa, E.J., V.; Motiejunas, K.; Seinauskas, R., _ _ _ ...
Dobai, R. and E. Gramatova, "A novel automatic test 42(3): ...
_ Jutman, A. and R. Ubar, "Design error diagnosis in ...
Sarma R, V., "Diagnosis of multiple stuck-at type faults and ...
Tung, L... and D.V. Kerns, "An algorithm to generate complete ...
Dokouzyannis, S.P. and J.M. Kontoleon, "Comet - ...
Leonard J, T., "An algorithm for stuck-at fault coverage analysis ...
circuits". Journal of the Franklin Institute, 1989. 326(2): p. 221-233. ...
Silberman, G.M. and I.Y. Spillinger, "A backtracing- ...
Stigall, P.D. and Y.M. Erten, "Test generation for ...
Wang, F., et al., "Automated analog circuit design using two-layer ...
Mathematics and Computation", 2007. 185(2): p. 1087-1097. ...

نمایش کامل مراجع