ارائه یک مدل جامع از الگوریت مهای مختلف مسیریابی جهت افزایش سطح تحمل پذیری خطا در تراشه شبکه ای

امروزه میتوان به کمک معماری تراشه شبکهای، طراحی سیستمهای با پیچیدگی بالا را بر اساس مرتبط کردن هستهها و مولفههای از پیش طراحی شده انجام داد. اما در ساخت این تراشهها، هنوز مشکلاتی نظیر هزینه ارتباطات بین مولفهها و احتمال بروز خطاهای غیرقابل پیشبینی در مولفهها و مدارات ارتباطی وجود دارد. در این مقاله یک مدل جامع از الگوریتمهای مختلف مسیریابی تحملپذیر خطا در تراشه شبکهای به نام الگوریتم مادر ارائه گردیده است. با تغییر پارامترهای این مدل جامع میتوان الگوریتمهای موجود مسیریابی را بدست آورد. سپس سه الگوریتم جدید تحملپذیری خطا پیشنهاد شده و کارایی آنها بررسی شده است

کلیدواژه ها:

تراشه شبکه ای ، سیل آسا ، تراشه سیستمی ،