کاهش توان مصرفی و مقاوم سازی یک جمع کننده در برابر حمله تحلیل توان بر پایه فناوری نوظهور گرافین

در این مقاله، با کاهش توان مصرفی، برای اولین بار نقش فناوری نوظهور گرافین بر افزایش امنیت در برابر حمله تحلیل توان در مدارهای جمع کننده دیجیتالی بررسی شده است. روش های طراحی استاتیک (static) و منطق مد جریانی (CML) برای طراحی جمع کننده ها یک، چهار و هشت بیتی در فناوری های سیلیکون و گرافین بکار گرفته شده است. در شبیه-سازی برای ترانزیستورهای گرافینی از یک مدل سازگار با SPICE و برای ترانزیستورهای سیلیکونی FINFET از یک مدل PTM استفاده می شود. تحلیل نتایج نشان می دهد که جمع کننده های static مبتنی بر گرافین، کمترین مصرف انرژی را دارند. همچنین تحلیل بالازدگی ها و انحراف معیار در دنباله توان یک جمع کننده ۸ بیتی تایید می کند که جمع کننده CML مبتنی بر گرافین (G-CML) مقاوم ترین طرح در برابر حمله تحلیل توان در میان طراحی های static و CML است. نهایتا یک روش ترکیبی جدید با ارائه یک مدار پیشنهاد می شود که در آن امنیت با ایجاد بینظمی در دنباله توان افزایش یافته است زیرا امکان تشخیص صحیح داده با مشکل مواجه می شود. بر این اساس جمع کننده طراحی شده با روش پیشنهادی ضمن کاهش توان مصرفی نسبت به جمع کننده CML، امنیت بالاتری را با ایجاد الگویی متمایز در دنباله توان به همراه دارد.

کلیدواژه ها:

جمع کننده کم توان امن ، گرافین ، FET گرافینی ، منطق مد جریان