تکنیک جدید در طراحی مدارات توان پایین- سرعت بالا در تکنولوژی SOI
محل انتشار: چهاردهمین کنفرانس دانشجویی مهندسی برق کشور
سال انتشار: 1390
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,054
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE14_063
تاریخ نمایه سازی: 31 مرداد 1390
چکیده مقاله:
یکی از مهمترین نگرانی ها در طراحی مدارات VLSIمسئله مصرف توان می باشد. در طراحی مدارات توان پایین- سرعت بالا، تکنولوژیSOI به عنوان تکنولوژی برتر ظاهر می شود که با کمک این تکنولوژی، می توان به ترانزیستورهایDTMOS دست یافت. این ترانزیستورها دارای سرعت بالاتری نسبت به تکنولوژی CMOS مشابه بوده ولی دارای توان مصرفی بالاتری هستند. در این مقاله تکنیک جدیدی ارائه می شود که علاوه بر افزایش سرعت نسبت به DTMOS کاهش توان را نیز در برداشته و در نتیجه Power*Delay به طور چشم گیری نسبت به DTMOS کاهش می یابد.
کلیدواژه ها:
تکنولوژیSOI بدنه شناور CMOS Bulk ترانزیستور DTMOS
نویسندگان
مهسا پورنیا
گروه مهندسی برق-الکترونیک و کامپیوتر دانشکده فنی- دانشگاه تهران
مریم قرایی
گروه مهندسی برق-الکترونیک و کامپیوتر دانشکده فنی- دانشگاه تهران
بهجت فروزنده
عضو هیئت علمی گروه مهندسی برق-الکترونیک و کامپیوتر دانشکده فنی- دانشگ
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :