بررسی و مقایسه ساختارهای مختلف آشکارساز فاز-فرکانس جهت استفاده در PLL
محل انتشار: همایش ملی تحقیقات بین رشته ای در علوم مهندسی
سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 786
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCIRES01_047
تاریخ نمایه سازی: 27 آذر 1398
چکیده مقاله:
با پیشرفت علم و تکنولوژی، در طراحی بسیاری از مدارها در کاربردهای سرعت بالا و سیستم های پیشرفته انتقال داده مثل فرستنده و گیرنده های ماهواره ای، از حلقه قفل تاخیر (DLL) و حلقه قفل فاز (PLL) استفاده می شود. یکی از اصلی ترین بخش مدارهای PLL و DLL، آشکارساز فاز- فرکانس (PFD) می باشد. چراکه عملکرد نادرست این بخش از مدار، مشکلاتی مانند کاهش فرکانس کاری، افزایش ناحیه مرده و توان مصرفی و جیتر را به همراه دارد. در این مقاله چند ساختار مختلف آشکارساز فاز- فرکانس (PFD) ازنظر بیشترین و کمترین فرکانس کاری، ناحیه مرده، زمان تاخیر طول مسیر reset و توان مصرفی، در شرایط یکسان با ولتاژ تغذیه 1/8 ولت در منطق CMOS با تکنولوژی (TSMC CMOS 0.18µm) در فرکانس 100MHz پیاده سازی، و نتایج آن موردبررسی و مقایسه قرارگرفته است.
کلیدواژه ها:
نویسندگان
نجمه کیاسرمشهدی کلائی
دانشجوی کارشناسی ارشد الکترونیک، موسسه آموزش عالی روزبهان
محمد غلامی
استادیار، دانشگاه مازندران