دو مدار جدید در فناوری ترانزیستورهای نانولوله کربنی به منظور بهبود عملکرد سلول SRAM

در این مقاله، ابتدا سلول - SRAM شش ترانزیستوری پایه، در فناوری نانولوله کربنی 32nm شبیه سازی و نتایج با سلول مشابه 32nm CMOS مقایسه شده است. سپس با تغییر پارامترهای ترانزیستور نانولوله کربنی در محدوده مناسب، عملکرد سلول SRAM در حالت های نوشتن، خواندن و نگهداری مورد مطالعه قرار گرفته است. نتایج شبیه سازی نشان می دهد که توان مصرفی ناشی از جریان خاموشی و نشتی سلول SRAM با ترانزیستورهای CNT بیش از 30 برابر نسبت به مدار CMOS کاهش یافته و قابلیت اطمینان در عملیات نوشتن و خواندن مدار مبتنی بر CNT نسبت به نمونه CMOS بهبود یافته است. سپس دو ساختار جدید برای سلول های SRAM پیشنهاد شده است. مدار اول، یک سلول حافظه هفت ترانزیستوری است که ترانزیستور اضافه شده به مدار سلول حافظه شش ترانزیستوری، تا 50 % اثر Clock Feed-through را کاهش می دهد و بدین ترتیب منجر به افزایش حاشیه نویز مدار در حالت های خواندن و نوشتن می شود. مدار دوم پیشنهاد شده یک سلول حافظه SRAM هشت ترانزیستوری است که در آن عملکرد خواندن، نوشتن و نگهداری، مشابه سلول شش ترانزیستوری پایه است؛ اما نتایج شبیه سازی مدار در HSPICE نشان می دهد که مقدار حاشیه نویز در عملیات خواندن تا 45 % بهبود یافته است. هر دو مدار پیشنهادی در فناوری های 32nm CNFET و 32nm CMOS شبیه سازی شده اند تا عملکرد این مدارها در هر دو فناوری مقایسه و بهبود نتایج هم در تغییر ساختار و هم در تغییر فناوری مشخص شود.

کلیدواژه ها:

سلول حافظه ، - SRAM ، حاشیه نویز ، ترانزیستور نانولوله کربنی CNFET