افزایش قابلیت اطمینان اتصالات شبکه بر تراشه با استفاده از یک طرح ارسال مجدد سوئیچ به سوئیچ جدید

سال انتشار: 1388
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,090

متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CSICC15_192

تاریخ نمایه سازی: 26 مهر 1388

چکیده مقاله:

در سال های اخیر، شبکه برتراشه ها به عنوان راه حل چالشهای موجود در طراحی سیستمهای پیچیده با کارایی بالا درمقیاس نانو مطرح شدهاند. با پیشرفت روزافزون تکنولوژی به سمت DSM حساسیت اتصالات شبکه بر تراشه در برابر منابع نویز مختلفی همچون نویز منبع تغذیه و همشنوایی که قابلیت اطمینان داده اطلاعاتی را کاهش میدهند بیشتر و بیشتر میشود. در این مقاله روشی برای افزایش قابلیت اطمینان اتصالات شبکه بر تراشه و حفاظت داده ها در برابر خطاهای خط اتصال ناشی از هم شنوایی و بارهای ظرفیت خازنی ارائه شده است. این روش که از تصحیح یک خطا و ارسال مجدد سوئیچ به سوئ یچ داده در صورت تشخیص خطای دوتایی استفاده میکند سرباری تأخیر بسیار کمی را در مقایسه با روشهای قبلی ارائه میدهد.

نویسندگان

علی ا کبر دادجویان

عضو هیئت علمی دانشگاه آزاد اسلامی واحد شبستر

احمد خادم زاده

مرکز تحقیقات مخابرات ایران

حبیب مطیع قادر

باشگاه پژوهشگران جوان دانشگاه آزاد اسلامی واحد تبریز

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • L. Benini and G. De Micheli, "Networks on Chips: A ...
  • A. Jantsch and H Tenhunen, "Networks on chip", Kluwer Academic ...
  • D. Bertozzi, L. Benini, G. de Micheli, "Low Power Error ...
  • M. Y. Hsiao, "A class of Optimal Minimum Odd-Weight- Column ...
  • Eiji Fujiwara, Dhiraj K. Pradhan, "Error-Controt Coding in Computers", July ...
  • T.R.N. Rao and E. Fujiwara. "Error-Contrl Coding for Computer Systems". ...
  • L. Benini, "Xpipes: A latency insensitive parameterized network-on- chip architecture ...
  • نمایش کامل مراجع