طراحی و پیاده سازی سخت افزاری فایروال با توان مصرفی کم و سرعت بالا بر روی یک تراشه
سال انتشار: 1388
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,651
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CSICC15_158
تاریخ نمایه سازی: 26 مهر 1388
چکیده مقاله:
روترها و فایروال ها باید عملیات طبقه بندی بسته را با سرعت، کارایی بالا و با توابع کارامد انجام دهند. براین اساس طراحی کنونی فایروال ها اکثرا به سمت طراحی و پیاده سازی سخت افزاری در حرکت است. ما دراین مقاله به ارائه یک فایروال سخت افزاری و پیاده سازی آن با زبان VHDL برروی FPGA می پردازیم. ما بیان می کنیم که سیستم طراحی شده در این مقاله دارای سرعت و کارایی بالا ، مصرف توان کم و فضای اشغال شده کمی می باشد. برای افزایش سرعت پردازش و کاهش حجم سیگنالینگ در ارتباط با حافظه های خارجی متصل شده به FPGA که چندین برابرکندتر از سرعت پردازش FPGA ها می باشند در این طراحی از حافظه های توکار (EMBEDDED) خود FPGA استفاده نموده و آن را با تکنیک پایپلاینی نیز در هم آمیخته ایم و به کارایی و سرعت بالا در عین مصرف توان کم دست یافته ایم. با این تکنیک قوانین فقط به صورت نرم افزاری توسط ADMIN روزآوری شده و نیازی به تغییر سخت افزار نمی باشد.
کلیدواژه ها:
نویسندگان
امیر چکینی
دانشگاه شهید بهشتی تهران
حمیدرضا ناجی
دانشگاه شهید بهشتی تهران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :