طراحی و پیاده سازی سخت افزاری فایروال با توان مصرفی کم و سرعت بالا بر روی یک تراشه

روترها و فایروال ها باید عملیات طبقه بندی بسته را با سرعت، کارایی بالا و با توابع کارامد انجام دهند. براین اساس طراحی کنونی فایروال ها اکثرا به سمت طراحی و پیاده سازی سخت افزاری در حرکت است. ما دراین مقاله به ارائه یک فایروال سخت افزاری و پیاده سازی آن با زبان VHDL برروی FPGA می پردازیم. ما بیان می کنیم که سیستم طراحی شده در این مقاله دارای سرعت و کارایی بالا ، مصرف توان کم و فضای اشغال شده کمی می باشد. برای افزایش سرعت پردازش و کاهش حجم سیگنالینگ در ارتباط با حافظه های خارجی متصل شده به FPGA که چندین برابرکندتر از سرعت پردازش FPGA ها می باشند در این طراحی از حافظه های توکار (EMBEDDED) خود FPGA استفاده نموده و آن را با تکنیک پایپلاینی نیز در هم آمیخته ایم و به کارایی و سرعت بالا در عین مصرف توان کم دست یافته ایم. با این تکنیک قوانین فقط به صورت نرم افزاری توسط ADMIN روزآوری شده و نیازی به تغییر سخت افزار نمی باشد.

کلیدواژه ها:

فایروال ، پایپلاین ، سیستم های توکار ، پیاده سازی سخت افزاری ، FPGA ، VHDL