طراحی مدار مقایسه گر با توان مصرفی پایین و سرعت بالا با استفاده از فناوری FINFET 65nm
محل انتشار: چهارمین کنفرانس ملی مهندسی برق ایران
سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 514
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NEEC04_054
تاریخ نمایه سازی: 11 شهریور 1397
چکیده مقاله:
امروزه نیاز به مدارات تبدیل آنالوگ به دیجیتال با سرعت بالا و مصرف توان پایین ما را به سمت طراحی مدار مقایسه گر دینامیک با ماکزیمم سرعت و کمترین توان مصرفی سوق می دهد. نیاز به سرعت بالا و توان مصرفی پایین از یک سو و از طرفی فضای اشغالی کمتر و اندازه مدار نیز بسیار مهم است. طراحی مدار با تکنولوژی FINFET علاوه بر این که طراحی را در اندازه کوچک مقدور می سازد، باعث می شود تا با استفاده مناسب از قابلیت های این تکنولوژی و ساختار آن بتوان تاخیر در مدار را کم و سرعت آن را بالا برد و همچنین توان مصرفی را نیز به صورت چشمگیری کاهش داد. در این طراحی در ولتاژ 0.8v تاخیر مدار 346ps و توان مصرفی آن 13.1uw اندازه گیری شده است.
کلیدواژه ها:
نویسندگان
نوید سبزواری
دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران
محمد رضا یوسفی نجف آبادی
مرکز تحقیقاتی ریزشبکه های هوشمند، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران