طراحی DDSM و مقسم فرکانسی جهت استفاده در حلقه های قفل فاز

مدار مدولاتور سیگما-دلتا دیجیتال طراحی شده در این مقاله ، با استفاده از جمع کننده دیجیتال و TSPC D-FF انجام شده است. همچنین از مدولاتور سیگما- دلتا تک کوانتایزر استفاده کرده ایم. نقلی خروجی ، تک بیتی است و با تغییر صفر و یک ، نسبت تقسیم مقسم فرکانسی تغییر می کند. همچنین مقسم فرکانسی با سرعت بالا و توان کم طراحی شده است. شبیه سازی در تکنولوژی 0/18 μm منطق CMOS و با استفاده از نرم افزار ADS صورت پذیرفت. نتایج حاصل از مدار مذکور از نقطه نظر توان مصرفی 2/5 mw و تاخیر ، بهبود نسبی پیدا کرده است و این امر به سبب بهره گیری از مداراتی با تعداد کمتر ادوات mos و ساختار TSPC می باشد

کلیدواژه ها:

مدولاتور سیگما-دلتا دیجیتال ، مقسم فرکانسی ، جمع کننده دیجیتال ، فلیپ-فلاپ D توان کم