جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری CMOS 65 نانومتری

در این مقاله، جمع کننده کامل (FA) نوینی ارایه میگردد که برای عملکرد با توان های بسیار پایین بهینه سازی شده است. مدار مذکور، بر پایه گیت های XOR اصلاح شدهای طراحی گشته که با هدف کمینه سازی مصرف توان در ناحیه زیرآستانهای عمل می کنند. نتایج شبیه سازی شده با مدل های استاندارد 65 CMOS نانومتر انجام شده است. نتایج شبیه سازی، یک بهبود 5 تا 20 درصدی را در بازه فرکانسی 1Khz تا 20MHz و ولتاژهای تغذیه زیر 0.3V نشان میدهد.