طراحی اشکارساز فاز فرکانس با فرکانس کاری بالا و مصرف توان پایین مورد استفاده درحلقه قفل شده تاخیر

این مقاله یک اشکارساز فاز فرکانس(PFD (با عملکرد مناسب در فرکانس های باال و مصرف توان پایین ارایه می کند. در اشکارساز فاز فرکانس ارایه شده مسیر بازنشانی در فیلیپ فالپ ها با حذف ترانزیستور کوتاه تر شده تا زمان بازنشانی کاهش یابد و در خروجی PFD از گیت AND در منطق GDI استفاده شده تا با کاهش تعداد ترانزیستور عالوه بر کم شدن زمان ریست، مصرف توان نیز کاهش پیدا کند. ساختار ارایه شده در گستره فرکانسی وسیع فرکانسی تا 33GHz.3 رفتار صحیحی از خود نشان می دهد. این مدار در تکنولوژی CMOS 18um.0 TSMC در نرم افزار ADS طراحی و شبیه سازی شده است. نتایج شبیه سازی نشان می دهد که با تکنیک به کار رفته، مصرف توان بسیار کم و برابر 31µW شده است.

کلیدواژه ها:

حلقه قفل شده تاخیر ، اشکارساز فاز-فرکانس ، حلقه قفل شده فاز ، زمان باز نشانی