تشکیل پردازنده آزمون پذیر بر پایه استانداردIEEEP1500
محل انتشار: دومین کنفرانس بین المللی مهندسی برق
سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 509
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICELE02_115
تاریخ نمایه سازی: 7 اسفند 1396
چکیده مقاله:
–امروزه نمیتوان نقش مدارات مجتمع و نیمه هادی ها را در افزایش قابلیت هوشمندی صنایع نایده گرفت. زیرا پیشرفتهای متوالی مدارات مجتمع به طراحان سیستم اجازه داده است تا صنایع و سازمانها را بسوی خودکارسازی و ماشینی شدن رهنمون شود. در حال حاضر میتوان یک سیستم کامل اعم از پردازنده، حافظه، گذرگاه، کنترل کننده ها(وقفه، ارتباطات) و انواع رابطها(ورودی/خروجی، )USART و عناصر دیگر را در یک تراشه ساده با تکنولوژی سیستم روی تراشه تجمیع کرد. ما در این مقاله به تجزیه و تحلیل موضوعات آزمون و آزمونپذیری سیستم روی تراشه خواهیم پرداخت و سپس یک ساختار آزمون پذیر برای پردازنده -8بیتی مبتنی بر زبان توصیفی VHDL ارایه خواهیم داد. که این ساختار بر پایه استاندارد IEEE P1500 استوار است. پیادهسازی چنین ساختاری نکات زیادی از آزمونپذیری یک سیستم روی تراشه به خواننده ارایه خواهد کرد.
کلیدواژه ها:
نویسندگان
علیرضا رضایی
استادیار گروه مهندسی سیستم و مکاترونیک، دانشکده علوم و فنون نوین دانشگاه تهران، تهران، ایران
مرضیه رضایی
دانشجوی رشته مهندسی برق گرایش مخابرات دانشگاه ادیبان گرمسار،گرمسار،سمنان