طراحی، شبیه سازی و ارزیابی یک سلول تمام جمع کننده سه ارزشی برمبنای ترانزیستورهای نانولوله کربنی نسخه چهار: بهبود سرعت، مصرف توان و تحملپذیری نویز

با توجه به لزوم ادامه روند مجتمع سازی با بهره گیری از فناوری های نوین و نقش بی بدیل جمع کننده ها در سیستم های VLSI و همچنین مزایای بیشمار منطق چند ارزشی، دستاوردهای این مقاله در راستای بهبود بخشیدن به سرعت، مصرف توان و حاشیه نویز جمع کنندههای سه ارزشی مبتنی بر ترانزیستورهای نانولوله کربنی هدف گذاری شده است. در این میان اما کاهش حاشیه نویز بر اثر استفاده از منطق چند ارزشی قابل تامل به نظر می رسد، لذا لزوم استفاده حداکثری از فضای ولتاژ کاری و فراهم آوردن حداکثر بازه قابل دسترس برای هر منطق به فراخور ظرفیت های موجود به منظور افزایش تحمل پذیری مدار در برابر نویز ضروری به نظر می رسد. از این رهگذر بر آن شدیم تا طرح پیشنهادی نه تنها دارای تاخیر و توان مصرفی مناسب باشد، بلکه از مصونیت مناسبی در برابر نویز نیز برخوردار باشد. در کنار این موضوع، ما بر روابط ریاضی حاکم بر ترانزیستورهای نانولوله کربنی نیز مروری خواهیم داشت.

کلیدواژه ها:

نانوتکنولوژی (Nanotechnology) ، ترانزیستور نانولوله کربنی (CNTFET) ، منطق چند ارزشی (MVL) ، جمع کننده (Full Adder) ، منطق سه ارزشی (Ternary)