شبیه سازی و تحلیل اثر آلایش ناحیه ای در کانال ترانزیستور اثر میدانی نانولوله کربنی با آلایش سبک درین و سورس بر هدایت انتقالی
محل انتشار: چهارمین کنفرانس ملی و دومین کنفرانس بین المللی پژوهش های کاربردی در مهندسی برق، مکانیک و مکاترونیک
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 456
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ELEMECHCONF04_225
تاریخ نمایه سازی: 11 مرداد 1396
چکیده مقاله:
در این مقاله به بررسی کاشت تک هاله نوع n در کانال ترانزیستور اثر میدانی نانولوله کربنی با آلایش سبک درین و سورس (LDDS-CNTFET) می پردازیم تا با مهندسی آلایش و ایجاد یک چاه کوانتومی در کانال به ایجاد مقاومت تفاضلی منفی در ساختار IDS-VG دست یافته و وضعیت هدایت انتقالی را در این نوع ترانزیستور اثر میدانی بررسی کنیم. این ترانزیستورها با روش تابع گرین غیر تعادلی شبیه سازی شده اند
کلیدواژه ها:
ترانزیستور اثر میدانی نانولوله کربنی ، ترانزیستور اثر میدانی نانولوله کربنی با آلایش سبک درین و سورس ، روش تابع گرین غیر تعادلی ، مقاومت تفاضلی منفی
نویسندگان
لیلا ناوران
گروه مهندسی برق، موسسه آموزش عالی غیرانتفاعی و غیردولتی مهرآستان، آستانه اشرفیه، ایران
سیدعلی صدیق ضیابری
گروه مهندسی برق، واحد رشت، دانشگاه آزاد اسلامی، رشت، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :