بهبود امنیت چینش مدارهای مجتمع در برابر درج تروجان با استفاده از توزیع هدفمند فضاهای خالی

امروزه به دلایل اقتصادی و فنی، طراحی و ساخت تراشه در مراکزی متفاوت انجام میگیرد که میزان کنترل و نظارت طراحان بر روند ساخت را کاهش داده است. در این مدل طراحی، نگرانیهای جدی در مورددستکاریهای احتمالی چینش تراشه در مراکز ساخت یا فاندری وجود دارد. الگوریتمهای طراحی فیزیکی موجود در ابزارهای طراحی تجاری، معیارهای امنیتی را در طی چرخهی طراحی در نظر نمیگیرند.درجتروجانهای سختافزار در چینش طرح به منابعی از قبیل فضاهای خالی برای جایابی تروجان، منابع مسیریابی برای اتصال اجزای آن، سیمهایی با فعالیت پایین برای مخفی سازی آن و غیره نیاز دارد. در این مقاله، باتجزیهوتحلیل چینش مدارهای مجتمع، آسیبپذیریهای مدار برای درج تروجان سختافزاری بررسی شده است و سپس یک نقشه آسیبپذیری برای طرح، استخراج گردیده که میزان ایمنی نواحی مختلف در برابردرج تروجان سختافزاری نشان میدهد. درنهایت با ارایه یک الگوریتم جایابی افزایشی سعی در بهبود ایمنی مدار با استفاده از نقشه آسیبپذیری شده است. الگوریتم ارایهشده سعی میکند که فضاهای خالی را درنواحی که ازدحام منابع مسیریابی آن نسبتا زیاد است، منتقل کند تا منابع لازم برای درج تروجان در یکجا فراهم نباشد.نتایج آزمایشها نشان میدهد که الگوریتم جایابی افزایشی ارایهشده بیشترین سطح آسیب-پذیری برای درج تروجان را تقریبا 45 % بهبود داده است. این مزایا با مقدار سربار بسیار کمی در طول سیم و تاخیر مدار همراه میباشد.

کلیدواژه ها:

امنیت سختافزار ، جایابی افزایشی ، نقشه آسیبپذیری تروجان