شبیه سازی لغزش زمان بندی و تعیین عوامل موثر بر آن در اسیلاتور های حلقه ای کنترل شده با ولتاژ به روش عددی غیر مونت کارلو

در این مقاله واریانس لغزش زمانبندی ناشی از نویز حرارتی ترانزیستورها در یک اسیلاتور حلقه ای حرارتی ترانزیستورها در یک اسیلاتور حلقه ای CMOS شبیه سازی و تغییرات آن نسبت به پارامترهای اساسی مدار اسیلاتور بررسی و راهکار طراحی اسیلاتور حلقه ای با لغزش زمانبندی کم ارایه شده است. بر خلاف روش های مرسوم که مبتنی بر چگالی طیف توان و یا روش حوزه زمانی مونتکارلو می باشند، در این کار از روش معادلات حالت سیستم و تعیین معادله دیفرانسیل استوکاستیک متغیرهای حالت استفاده شده است. منابع نویز حرارتی ترانزیستورهای MOS با فرایندهای استوکاستیک گوسی سفید با ضرایب متغیر با زمان مدلسازی و واریانس نویز ولتاژ متغیرهای حالت مدار به روش آنالیز عددی بصورت تابعی از زمان محاسبه شده است. واریانس لغزش زمانبندی خروجی از طریق شیب شکل موج خروجی در زمان گذر به واریانس نویز ولتاژ مرتبط شده است. در پایان نتایج شبیه سازی با نتایج آنالیز تحلیلی مقایسه شده که بخوبی با آن مطابقت می کند.

کلیدواژه ها:

لغزش زمانبندی ، نویز فاز ، نویز ولتاژ ، اسیلاتور حلقه ای ، سلول تاخیر ، شبیه سازی