طراحی مبدل آنالوگ به دیجیتال 1V و 10MS/s با توان مصرفی بسیار کم در معماری Switched-Opamp Pipeline
محل انتشار: دوازدهیمن کنفرانس مهندسی برق ایران
سال انتشار: 1383
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,235
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE12_116
تاریخ نمایه سازی: 13 مهر 1387
چکیده مقاله:
در مبدلهای آنالوگ به دیجیتال مجتمع ولتاژ پایین ، کاهش شدید ولتاژ منبع تغذیه باعث افزایش توان مصرفی می شود . در این مقاله روشهای کاهش توان یک Switched-Opamp pipelined ADC ولتاژ پایین و سرعت بالا بیان می شود . برای کاهش مصرف توان از scaling خازنها در طول مبدل ، تقویت کننده های عملیاتی با طبقه خروجی کلاس AB و مقایسه گرهای دینامیکی استفاده شده است . توان مصرفی شبیه سازی شده مبدل 10 بیت 10MS/s ، با ولتاژ تغذیه 1V در تکنولوژی 0/18um CMOS تنها 3/2mW می باشد ، که پیشرفت چشمگیری را نسبت به سایر مبدلهای ولتاژ پایین گزارش شده نشان می دهد .
کلیدواژه ها:
نویسندگان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :