A NEW TEST PATTERN GENERATEOR BY ALTERING THE STRUCTURE OF 2-D LFSR FOR BUILT IN SELF TEST APPLICATION

سال انتشار: 1383
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 2,488

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEE12_039

تاریخ نمایه سازی: 13 مهر 1387

چکیده مقاله:

In this paper a ROM-less deterministic test pattern generator (TPG) has been proposed for test per clock scheme. This TPG consists of a two dimensional linear feedback shift register (2-D LFSR) and a controller. The controller configures the structure of 2-D LFSR and it has a quite simple structure and a very low area overhead. Simulated annealing algorithm is used to find the coefficient matrix of 2-D LFSR. Test application time and power consumption is significantly reduced using this technique while keeping fault coverage at 100%. Compared to the previous works, the proposed method is able to generate a much larger set of deterministic test vectors with approximately the same number of flip flops. Experimental results are shown for ISCAS’85 benchmarks.

نویسندگان

S.H Rasouli

IC Design Laboratory, Electrical and Computer Engineering Dept., University of Tehran, Tehran

A Afzali-Kusha

IC Design Laboratory, Electrical and Computer Engineering Dept., University of Tehran

A Khadem-zadeh

Iran Telecom. Research Center (ITRC)

M.H Tehranipour

Department of Electrical Engineering, University of Texas at Dallas

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • X. Yuan and C. H. Chen, 00Automated Synthesis of Multiple-S ...
  • DLFSR, in Proc. IEEE Inte rnational ASIC Conf. pp 75-79, ...
  • P. Girard, _ power Testing of VLSI Circuit: Problem and ...
  • S. Manich, et al., _ Power BIST by Filtering Non- ...
  • P. Girard, et al., 00A Test Vector Inhibiting Technique for ...
  • C. H. Chen *Synthesis of configurable Linear Feedback Shifter Register ...
  • S. Manich and J. Figueras, *'Snsitivity of the Worst Case ...
  • Synopsys Inc., «User Manuals for sYNOPSYS Toolset Version 2002.05, ? ...
  • نمایش کامل مراجع