جبران سازی فرکانسی تقویت کننده چند طبقه هدایت انتقالی CMOS با استفاده از یک خازن جبرانساز
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,200
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ECCIRD01_004
تاریخ نمایه سازی: 6 اردیبهشت 1396
چکیده مقاله:
در این مقاله ارایه یک ساختار جدید مداری جهت جبران سازی فرکانسی تقویت کننده های سه طبقه هدایت انتقالی سیماس پیشنهاد شده است. ساختار جدید مداری حذف مسیر پیش رو و تقویت مسیر فیدبک را همزمان تحقق می بخشد. در این روش از تقویت کننده تفاضلی دو ورودی و دو خروجی در ساختار شبکه جبران سازی استفاده کرده ایم که سبب افزایش بهره DC وحاشیه فاز و GBW ما به طور همزمان شده است و نیز استفاده از خازن جبران سازی کوچک در این ساختار موجب کاهش مساحت کلی تراشه می شود. روش انتخاب شده در نهایت در نرم افزار شبیه ساز HSPICE در تکنولوژی0/18µm سیماس شبیه سازی شده است. شبیه سازی OTA پیشنهادی منجر به برتری عملکرد، نسبت به دیگر روش های دیگر جبران سازی از جمله GBW، حاشیه فاز، بهره DC به ترتیب به مقدارهای 8/18 مگاهرتز، 88 درجه، 119dB و همچنین تولن تلفاتی 554 میکرو وات با ولتاژ تغذیه 1/8 ولت شده است.
کلیدواژه ها:
نویسندگان
ایمان چهارمحالی
گروه مهندسی برق، واحد اراک، دانشگاه آزاد اسلامی، اراک، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :