Enhancing the Performance of Direct-Mapped Data Caches by Use Degree Prediction
محل انتشار: چهاردهمین کنفرانس مهندسی برق ایران
سال انتشار: 1385
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 1,660
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE14_196
تاریخ نمایه سازی: 25 تیر 1387
چکیده مقاله:
Cache access is in the critical path of a superscalar execution. Therefore, not only its hit rate but also its access time is vital for the performance of a superscalar processor. Although direct-mapping, due to lower access time, is very suitable for L1 data caches, their lower hit rate prevents using them for this purpose. The proposed methods for boosting the hit rate of direct-mapped caches often increase the access time, or add an extra cycle. Therefore, they are seldom better than a set associative cache. This paper introduces a novel approach to increase the performance of direct-mapped caches. It predicts when a data block may be safely evicted. Then, it predicts the block that should be fetched to replace the evicted block. The approach does not change the access time. Measurements performed using SPEC CPU 2000 benchmarks show that the performance of this method is very close, and even in many cases, the same as a 2-way set associative cache with the same size. However, its simplicity of use as a direct mapping technique can be considered as its major advantage.
کلیدواژه ها:
نویسندگان
Ali Mahjur
Computer Engineering Department Sharif University of Technology Tehran, Iran
Yousef Ebrahimi
Computer Engineering Department Sharif University of Technology Tehran, Iran
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :