ارزیابی مدار پمپ شارژ PLL با استفاده از تکنولوژی CMOS50 نانومتر

توضیح سیویلیکا: اطلاعات مقاله طبق درخواست 41546حذف گردید.]یک مدار سیگنال مختلط PLLاست که مستلزم چالش طراحی در فرکانس بالا است. این کار طرح سیگنال مختلط حلقه قفل فاز را برای قفل فرکانس و فازسریعتر بررسی می کند. عملکرد بار الکتریکی پمپ ها بستگی به سنگینی توانایی به طور موثر دارد که ولتاژهای بالا را روی تراشه تولید می کند ؛در حالیکه نیروی سخت و شرایط سطح را اتصال میدهد. این مقاله سرعت بالای مدار پمپ شارژCMOS را برای کاربردهای PLL با استفاده از تکنولوژی CMOS 50 nm نشان می دهد که درIV عمل می کند. مدل پیشنهادی دارای ساختار متقارن ساده است و عملکرد بسیار ثابتی را فراهم می کند در حالیکه جهت نادرست پدیده را کاهش می دهد. ولتاژ خروجی طرح موجود می تواند تاmV1015 زیاد شود. قابلیت پمپ شارژ بر اساس فرکانس عملیاتیMHZ400 آزمایش شده است.