مروری بر قابلیت اطمینان و تحملپذیری خطا در آرایههای درگاه قابل برنامهریزی فیلد
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 854
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TEDECE02_071
تاریخ نمایه سازی: 21 شهریور 1395
چکیده مقاله:
آرایه های درگاه قابل برنامه ریزی فیلدFPGA، نسل جدید مدارات مجتمع دیجیتال قابل برنامه ریزی هستند. دقت و کارآیی آن ها باعث شده است تا در موقعیت های حساس به کار گرفته شوند و معمولاً هنگامی که نیاز به پیاده سازی یک سیستم سفارشی و پیچیده وجود داشته باشدFPGAبه کار گرفته می شود. قابلیت اطمینان و اعتماد از مسائل جدی برای این سیستم ها هستند. خوشبختانه FPGA ها دارای توانایی پیکربندی مجدد در فیلد و در زمان اجرا هستند از این رو این ویژگی ها فرصت هایی را برای فائق آمدن بر این مسائل فراهم می کند FPGA ها باید دارای اعتماد در هنگام کار باشند و به همین دلیل روش هایی برای کشف، تشخیص و تحمل پذیری خطا به جهت اطمینان از کار آن ها هنگامی که مورد نیاز هستند ابداع شده است. در این مقاله برروی تحمل پذیری خطا در FPGA ها یک بررسی کلی انجام شده است
کلیدواژه ها:
نویسندگان
ندا حبیبی فر
گروه مهندسی کامپیوتر، واحد تهران غرب، دانشگاه آزاد اسلامی، تهران، ایران
علی منصور
گروه مهندسی کامپیوتر، واحد تهران غرب، دانشگاه آزاد اسلامی، تهران، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :