مسیریابی مکمل: یک متدولوژی جهت طراحی الگوریتم مسیریابی قابل اطمینان برای شبکه روی تراشه ها

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 562

فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

DSCONF02_087

تاریخ نمایه سازی: 21 شهریور 1395

چکیده مقاله:

اینمقاله یک متدولوژی قابل اطمینان را به الگوریتم های مسیریابی NOC پیشنهاد و ارزیابی می کند که دارای کمترین توان مصرفی و سربار می باشد. بر طبق این متدولوژی، هنگامی که یک بسته توسط الگوریتم مسیریابیف تعیین مسیر می شود، یک کپی افزونه از آن بسته توسط مکمل آن الگوریتم مسیریابی می شود و از کانال ها با استفاده کمتر برای مسیریابی بسته های افزونه استفاده می شود. برای رسیدن به مکمل الگوریتم مسیریابی NOC مورد استفاده، یک شیوه تحلیلی بر اساس گراف وابستگی کانال ارائه شده است. این شبکه ها با استفاده از یک شبیه ساز NOC بر اساس HDL به همراه ابزار توان synopsy کامپایلر شبیه سازی شده است و نتایج بدست آمده تأیید می کند که متدلولوژی پیشنهادی، قابلیت اطمینان بیشتری را در مقایسه با الگوریتم های مسیریابی مبتنی بر سیل (flood-based) دارد. این متدولوژی همچنین در مقایسه با الگوریتم های مسیریابی مبتنی بر سیل سبب کاهش سربار عملکرد و توان مصرفی می شود.

نویسندگان

علی رعیت پیشه

دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد ماهشهر

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. Kumar, A. Jantsch, J.P. Soininen, M. Forsell, M. Millberg, ...
  • L. Benini, G. De Micheli, Networks on chips: a new ...
  • C.J. Glass, L.M. Ni, _ turn model for adaptive routing, ...
  • A.A. Chien, J.H. Kim, Planar- adaptive routing: low-cost adaptive networks ...
  • S. Murali, T. Theocharides, N. Vijaykrishnan, M.J. Irwin, L. Benini, ...
  • D. Bertozzi, L. Benini, G. De Micheli, Low power error-resilient ...
  • P. Vellanki, N. Banerjee, K.S. Chatha, Quality-of- service and error ...
  • H. Zimmer, A. Jantsch, A fault model notation and error-control ...
  • Software Codesign and System Synthesis (IS SS/CODES), September 2003, pp. ...
  • A. Patooghy, M. Fazeli, S.G. Miremadi, A low-power and seu-tolerant ...
  • W.J. Dally, B. Towles, Route packets, not wires: on-chip interc ...
  • D. Park, C. Nicopoulos, J. Kim, N. Vijaykrishnan, C.R. Das, ...
  • J. Duato, S. Yalamanchili, L. Ni, Interconnecti On Networks: An ...
  • J. Kim, D. Park, C. Nicopoulos, N. Vijaykrishnan, C.R. Das, ...
  • Symposium On Architecture for Networking and Communic ations Systems (ANCS), ...
  • R. Hegde, N.R. Shanbhag, Towards achieving energy efficiency in presence ...
  • S. Murali, D. Atienza, L. Benini, G. De Micheli, A ...
  • A.P. Frantz, L. Carro, E. Cota, F.L. Kastensmidt, Evaluating SEU ...
  • effects in network-on- chip routers, in: IEEE International Symposium on ...
  • M.H. Tehranipour, N. Ahmed, M. Nourani, Testing SoC interconnects for ...
  • integrity using boundary Scan, in: VLSI Test Symposium (VTS), April-May ...
  • T. Dumitras, S. Kerner, R. Marculescu, Towards on-chip fault-tolerant co ...
  • R. Karp, C. Schindelhauer, S. Shenker, B. Vocking, Randomized Tumor ...
  • M. Pirretti, G.M. Link, R.R. Brooks, N. Vijaykrishnan, M. Kandemir, ...
  • Fault-tolerant algorithms for network-on- chip interconnect, in: Symposium on VLSI ...
  • W.J. Dally, C. Seitz, Deadlock-fre message routing in multiprocessor ...
  • interc onection networks, IEEE Transactions on Computers C-36 (5) (1987) ...
  • M. Palesi, R. Holsmark, S. Kumar, V. Catania, A methodology ...
  • application specific deadlock-free routing algorithms for NoC systems, in: Conference ...
  • J. Duato, A new theory of deadlock-free adaptive routing in ...
  • R. Hegde, N.R. Shanbhag, Toward achieving energy efficiency in the ...
  • deep submicron noise, IEEE Transactions on Very Large Scale Integration ...
  • E. Dupont, M. Nicolaidis, P. Rohr, Embedded robustness IPs for ...
  • _ Raghunathan, M.B. Srivastava, R.K. Gupta, Energy-aware system design: a ...
  • survey of techniques for energy efficient on-chip communic ation, in: ...
  • A. Ejlali, B.M. Al-Hashimi, P. Rosinger, S.G. Miremadi, Joint consideration ...
  • fault-tolerance, energy- efficiency and performance in on-chip networks design, in: ...
  • A. Patooghy, S.G. Miremadi, LTR: a low-overhead and reliable routing ...
  • نمایش کامل مراجع