تکنیک کالیبراسیون پس زمینه برای ADCهای جا داده شده رد زمان بصورت پایپ لاین چند بیت بر طبقه

تکنیک کالیبراسیون پس زمینه دیجیتالی (A digital background calibration technique) که در این مقاله ارائه گردیده است. غیر خطیت وخطای بهره موجود در مبدلهای دیجیتال به آنالوگ فرعی SDAC (sub- digital-to-analog converter) و هم چنین محدودیت بهره dc تقویت کننده عملیاتی را در مبدل آنالوگ به دیجیتال پایپ لاین چند بیت بر طبقه، بهبود بخشیده است. کالیبراسیون پس زمینه با اعمال ولتاژ های تفریقی کالیبره شده در یک DAC C ) Digital to analog converter ضرب کننده معمولی چند بیتی و با روش اندازه گیری متوالی ضرایب ، SCM C ) Successive coefficient measurements انجام گرفته است . در این تکنیک دیگر نیازی به یک ولتاژ رفرنس دقیق یا حتی تفکیک پذیری resolution زیاد SDAC نیست. روش اصل بهره کل GGC C ) global gain correction ( که برای ADC های جا داده شده در زمان ضروری می باشد، ارائه گردیده است. نتایج شبیه سازی نشان می دهد که این تکنیک توانسته است با وجود خازنهای حقیقی realistic capacitor و عدم تطابق مقاومتی resistance mismatch و هم چنین محدودیت بهره آپمپ ها، حالتی خطی را توسط چند بیت در ADC پایپ لاین تک کاناله و چند کاناله بهبود ببخشد.

کلیدواژه ها:

کالیبراسیون پس زمینه (background calibration) ، مبدل انالوگ به دیجیتال چند بیت بر طبقه ADC ، ADC ، پایپ لاین ADC های جا داده شده در زمان ، TIADC * ) time-interleaved ADC )