طراحی OTRA تفاضلی CMOS جدید برای منابع تغذیه ولتاژ پایین در تکنولوژی زیر میکرون
محل انتشار: یازدهمین کنفرانس دانشجویی مهندسی برق ایران
سال انتشار: 1387
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,229
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE11_177
تاریخ نمایه سازی: 15 اسفند 1386
چکیده مقاله:
در این پروژه ، توپولوژی (OTRA) تقویت کننده مقاومت انتقالی ، عملیاتی ، تفاضلی ) CMOS) جدیدی پیشنهاد گردیده است . این توپولوژی می تواند با منابع تغذیه با ولتاژ بسیار پایین حدود 1/2 V کار کند . در این طراحی ، مدل های ترانزیستوری تکنولوژی میکرو اکترونیک ST ، 0/13 میکرون cmos برای شبیه سازی ها استفاده گردیده است . OTRA . CMOS ، طراحی شده
بهره مقاومت انتقالی 38660 V/A (Rm) با پهنای باند 29/2 Mhz(-3dB) را دارا می باشد . برای اثبات و نشان دادن عملکرد OTRA ، فیلتر MOS-C جامع با به کار گیری دو OTRA تفاضلی CMOS با نرم افزار شبیه سازی CADENCE برای اثبات نتایج تئوری طراحی و امتحان می گردد
کلیدواژه ها:
نویسندگان
وحید کارگر
دانشجوی کارشناسی ارشد مهندسی برق - الکترونیک دانشگاه آزاد اسلامی واحد
علی پور یزدانپناه
دانشجوی کارشناسی ارشد مهندسی برق - الکترونیک دانشگاه آزاد اسلامی واحد
محسن زرشناس
دانشجوی کارشناسی ارشد مهندسی برق - الکترونیک دانشگاه آزاد اسلامی واحد
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :