طراحی و شبیه سازی تقویت کننده فوق توان پایین قابل پیکربندی مبتنی بر تکنولوژی CMOS
محل انتشار: سومین کنفرانس ملی و اولین کنفرانس بین المللی پژوهش هایی کاربردی در مهندسی برق، مکانیک و مکاترونیک
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 371
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ELEMECHCONF03_0211
تاریخ نمایه سازی: 9 مرداد 1395
چکیده مقاله:
در این مقاله یک نمونه تقویت کننده بایو با توان مصرفی پایین در تکنولوژی مبتنی بر cmos، 90nm طراحی و شبیه سازی می شود. شاخص های ارزیابی شامل بهره، توان مصرفی، نویز می باشد نتایج شبیه سازی در محیط secip نشان می دهد که بهره میانی 34/3Bd و نسبت حذف آفست DC برابر با 104/3 دسی است، علاوه بر آن تغییر مقاومت های ورودی تقویت کننده از 100 اهم تا 1000 اهم، بهره میانی تقویت کننده برابر 34/1- 36/3- 43/8- 53/5 می شود. ضریب راندمان نویز برابر 1/58 و توان مصرفی کلی برابر با 1/74 میکرو وات است.
کلیدواژه ها:
نویسندگان
علی نجمی
دانشجوی کارشناسی ارشد، دانشگاه آزاد اسلامی واحد اسلامشهر
مهدی پیرمرادیان
استادیار و عضو هیئت علمی ، دانشگاه آزاد اسلامی واحد اسلامشهر
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :