طراحی و شبیه سازی سوییچ خازنی موازی MEMS با ولتاژ راه انداز پایین و ایزولاسیون بالا
محل انتشار: سومین کنفرانس ملی و اولین کنفرانس بین المللی پژوهش هایی کاربردی در مهندسی برق، مکانیک و مکاترونیک
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 668
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ELEMECHCONF03_0088
تاریخ نمایه سازی: 9 مرداد 1395
چکیده مقاله:
در این مقاله برای کاهش ولتاژ راه انداز سوییچ ممزی خازنی از روش کاهش فاصله ی هوایی میان پل و خط انتقال استفاده شده است. ما در این طرح ، با ایجاد ساختاری پله ای، ملزومات کاهش فاصله ی هوایی و درنتیجه کاهش ولتاژ راه انداز را فراهم نموده ایم. با استفاده از این تکنیک، ولتاژ راه انداز به 2.9 ولت کاهش یافت. علاوه بر آن، برای رسیدن به ایزولاسیون بالاتر، سعی در انتخاب مواد با خواص مناسب برای رسیدن به این هدف نمودیم. به این منظور برای افزایش خازن down، علاوه بر انتخاب ابعاد مناسب، از آلومینیوم ناتراید به جای مواد معمول مانند سیلیکان دی اکساید و سیلیکان ناتراید به عنوان لایه ی دی الکتریک استفاده نمودیم که با gr بیشتر منجر به افزایش خازن و در نتیجه افزایش ایزولاسیون گردید. نتایج به دست آمده از سوییچ در حالت up شامل S11 کمتراز 10dB- در فرکانس 1 تا 40 گیگا هرتز و نیز S21 بیشتر از 0.92dB- در فرکانس 1 تا 30 گیگاهرتز می باشد. همچنین، سوییچ ایولاسیون بسیار خوبی را در حالت down در رنج فرکانسی باند K داراست. بیشترین ایزولاسیون در فرکانس رزونانس 27 گیگاهرتز و به میزان 58dB- می باشد.
کلیدواژه ها:
نویسندگان
سمیه مولایی
دانشکده ی مهندسی برق و کامپیوتر- دانشگاه صنعتی نوشیروانی بابل
بهرام عزیزالله گنجی
دانشکده ی مهندسی برق و کامپیوتر- دانشگاه صنعتی نوشیروانی بابل
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :