اصلاح ساختار دیکدینگ در مبدلهای دیجیتال به آنالوگ برای کاهش مشخصه های غیر خطی

در این مقاله ساختاری جدید جهت تحقق بخش دماسنجی مبدل های دیجیتال به آنالوگ پیشنهاد شده است که توسط آن تغییر توزیع خطای ناهمسانی عناصر واحد به ساده ترین شکل، امکان پذیر می باشد. در این معماری، آرایه عناصر واحد به چهار زیر آرایه یکسان تقسیم شده و تبدیل باینری به دماسنجی در سه سطح کنترل انجام می پذیرد. سطوح کنترل پیشنهادی که توسط دو بیت پر ارزش محقق می شوند، با ترکیب های متفاوتی به زیر آرایه ها متصل شده و در هر حالت یک خروجی تولید می گردد. در واقع با استفاده از این ساختار، نوعی تطابق دینامیکی بین زیرآرایه ها پدید می آید. این معماری به همراه مالتی پلکسر اضافی، این امکان را فراهم می کند که تراشه پس از ساخت در آرایش های مختلف تست شده و بهترین ساختار بر اساس عملکرد استاتیک (INL-Yield) و یا دینامیک (SFDR)انتخاب گردد. نتایج شبیه سازی های مونت - کارلو بر روی یک مبدل دیجیتال به انالوگ جریانی 8 بیت با ساختار کاملا دماسنجی، نشان داده اند که استفاده از معماری پیشنهادی، احتمال رسیدن به مشخصه خطی در خروجی مبدل را بطور چشمگیری افزایش می دهد، بطوریکه با حفظ خروجی خطی مورد نیاز، میزان ناهمسانی بزرگتری برای عناصر هم وزن قابل قبول بوده و در نتیجه کاهش ابعاد عناصر و سطح مورد نیاز تراشه را ممکن می سازد.

کلیدواژه ها:

خطای ناهمسازی تصادفی ، دیکدر دودویی به دماسنجی در سه سطح کنترل ، مبدل دیجیتال به آنالوگ ، .INL-Yield