طراحی MDAC1.5 بیتی جهت رسیدن به دقت توان و زمان نشست بهتر
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 664
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CEAI03_014
تاریخ نمایه سازی: 9 مرداد 1395
چکیده مقاله:
امروزه فرایند CMOS بصورت یک انتخاب موفق برای مجتمع سازی سیستمهای دیجیتال به آنالوگ درآمده است MDAC بلوک اصلی مبدلهای انالوگ به دیجیتال پایپ لاین است که از نمونه برداری تقویت و تفریق را معمولا در یک مدار سوئیچ خازنی انجام می دهد بیشرین زمان نشست در ساختار ADC مربوط بهMDAC می باشد. بنابراین هدف از این مقاله طراحی یک مدار MDAC 1/5 بیتی جهت دسترسی به دقت بالا توان کمتر و زمان نشست مناسب می باشد.
کلیدواژه ها:
نویسندگان
معصومه علیزاده
آموزشکده فنی و حرفه ای سما واحد تهران (اندیشه) دانشگاه آزاد اسلامی تهران ایران
تیمور نوری میاندواب
دانشجو آزاد اسلامی واحد شوشترایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :