شبیه سازی یک روش برای بارگذاری زمان اجزای دستورات در پردازنده های MiniMIPS جهت اهداف آموزشی
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 478
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CITCONF03_581
تاریخ نمایه سازی: 12 تیر 1395
چکیده مقاله:
پیاده سازی هسته پردازشی نرم افزاری روی تراشه FPGA یک راه حل رایج جهت سفارشی سازی نرمافزارهای خاص است اما هرگونه تغییر درکد اسمبلی پردازنده ای اجرایی نیازمند پیاده سازی و بارگذاری مجدد هسته پردازشی نرمافزاری روی FPGA است دراین مقاله یک روش بارگذاری زماناجرا برای پردازنده های MiniMIPS ۸ بیتی تک چرخه ای برای اهداف آموزشی شبیه سازی شدهاست. ونتایج آن در ISE مشاهده شده است.
نویسندگان
زهرا ایوبیان زاده
گروه مهندسی کامپیوتردانشکده فنی مهندسی دانشگاه باهنر کرمان ایران
فهمیه یزدان پناه
گروه مهندسی کامپیوتردانشکده فنی مهندسی دانشگاه باهنر کرمان ایران
الهه خرمی
گروه مهندسی کامپیوترموسسه آموزش عالی غیرانتفاعی بعثت ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :