بررسی اثرات تغییرات فرآیند بر روی حافظه نهان

در اینجا، اثر تغییرات فرآیند بر روی کاهش زمان دسترسی میکروپروسسور به حافظه نهان با استفاده از روش بازآرایی بلوکها مورد بررسی قرار گرفته است. با استفاده از روش بازآرایی بلوک، مکان های فیزیکی بلوک های نهان بازآرایی شده، به طوری که یک مجموعه نهان N بلوک خود را در ردیفهای چندگانه (بجای یک ردیف که در طرح آدرس دهی مرسوم بود) قرار میدهد. اطلاعات روش بازآرایی بلوک به دیکدر آدرس، ارسال میشوند. برای اجرای این روش، یک دیکدر آدرس قابل برنامه ریزی در نظر گرفته شده است که در آن از آزمون March که توانایی تفکیک بلوک های نهان با وقفه زمانی کوتاه و بلند مدت از یکدیگر را دارد، استفاده شده است. این روش با استفاده از پردازنده SPEC2000 و به کمک شبیه ساز Simplescalar3 ارزیابی شده که فواید عملکردی زیادی در مقایسه با Cache های با طرح آدرس دهی رایج به دنبال داشته است. همچنین روشی به نام PADded جهت فراهم آوردن تحمل پذیری خطا برای حافظههای نهان ارائه شده است. برای محقق شدن این روش از یک دیکدر آدرس قابل برنامه ریزی ویژه که توانایی غیرفعال ساختن بلوک های خراب و نگاشت مرجع آنها به بلوک های سالم را دارد، بهره گرفته شده است. نتایج شبیه سازی که با دو روش تحمل پذیری خطا یعنی حذف ساده بلوک با استفاده از بیت FT و روش جدید PAD بدست آمده، نشان میدهد که تنزل کارایی Cache هایی که به طور مستقیم توسط PAD نگاشته شدهاند از روشهای قبلی کمتر است.

کلیدواژه ها:

تحمل پذیری خطا ، تغییرات فرآیند ، حافظه نهان ، سرعت دستیابی