ارائه یک مدار جدید D-Latch حالت جریان فوق سریع با CMOS سیلیکانی

در این مقاله به بررسی D-Latch منطق حالت جریان و نیز بهبود سرعت و عملکرد آن پرداخته شده است. ساختار اولیه مدارهای D-Latch حالت جریانی، بارها دستخوش تغییرات شده است. سرعت و توان مصرفی، دو هدف اصلی در طراحی این گونه مدارها به شمار می روند. در این کار دو ایده اصلی مطرح شده است، استفاده از بار فعال در مدار نگهدارنده و استفاده از خازن ترانزیستوری در کوپلاژ ورودی و حذف اثرات فرکانس پایین. سلف فعال در خروجی، با حذف اثرات خازنی پاسخ مدار را بسیار سریع تر کرده و در نتیجه زمان های صعود و نزول بسیار کاهش یافته اند. تکنولوژی استفاده شده 90nm Mixed-Signal وSALICIDE (1P9M) و ولتاژ تغذیه مدار 1V است. در این شرایط با شبیه سازی های انجام شده مشخصه های مداری از قبیل تاخیر1/11ps زمان صعود 3/64ps و زمان نزول 3/57ps در فرکانس پالس ساعت 10GHz با خروجی تفاضلی با 0/464V نوسان قله به قله به دست آمده اند. توان ایستای مصرفی مدار حالت جریانی D-Latch تفاضلی 200μW است.. فرکانس کاری مدار D-Latch می تواند تا فرکانس های بالاتر از 40GHz با جیتر زمانی قله به قله کمتر از 400fs بالا برود. این خصوصیات مدار ارائه شده را برای کاربردهای با فرکانس کاری بسیار بالا، در حد چند ده گیگاهرتز، کارآمد کرده است.

کلیدواژه ها:

ارتباط فوق سریع ، حالت جریان ، سلف فعال ، D-Latch