طراحی واحد MAC با استفاده از تسهیم کنند ههای ترانزیستور عبور
محل انتشار: دوازدهمین کنفرانس سالانه انجمن کامپیوتر ایران
سال انتشار: 1385
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,048
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ACCSI12_048
تاریخ نمایه سازی: 23 دی 1386
چکیده مقاله:
واحد(Multiplier Accumulator) MAC سریع با استفاده از تسهیم کننده های ترانزیستور عبور ارائه شده است . در بخش تولید حاصلضربهای جزئی از الگوریتم مبنای چهار بوت تصحیح یا فته بهره برده شده است . در قسمت کاهش حاصلضربهای جزئی کمپرسور 2 - 4 بر اساس تسهیم کننده های ترانزیستور عبور معرفی گشته اس ت. به دلیل عملکرد مناسب تسهیم کننده ها، تعداد - CMOS مرحله های مسیر بحرانی دروازه ها حداقل شده است و در نتیجه مدارهای جدید دارای سرعت بالاتر نسبت ب ه مدارهای معمول هستند . جمع کننده پیش بینی کننده رقم نقلی با زنجیره نقلی منچستر پیاده سازی شده اس ت. در پیاده سازی جمع کننده از منطقDCVS استفاده گردیده است . جمع کننده ارائه شده مشکل هماهنگی تاخیر مدار قبلی را از بین برده اس ت. بدترین حالت
2٫5v 4٫4 در منبع تغذیه ns در جمع کننده پ یش بینی کننده رقم نقلی از نظر توان مصرفی 25٫8 ٪ کاهش داشته است. زمان ضرب می باشد. در مجموع واحد ضرب کننده ارائه شده 54× 54 بیت در مقایسه با طرحهای مشابه از نظر توان مصرفی 14٫62 ٪ کاهش، از نظر تاخیر 12٫1 ٪ کاهش و از نظر تعداد ترانزیستور 6٫72 ٪ کاهش داشته است.
کلیدواژه ها:
جمع کننده پیش بینی کننده رقم نقلی ، ضرب کننده ، الگوریتم بوت ، تولید حاصلضرب جزئی ، کاهش حاصلضرب جزئی ، کمپرسور ، تسهیم کننده ، درخت DCVS ، CMOS ، Wallace
نویسندگان
پویا اسدی
دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران، ایران
کیوان ناوی
استادیار دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر دانشگاه ش
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :