بهینه سازی دمایی FPGA با استفاده از روش مسیریابی آگاه از دما
محل انتشار: همایش یافته های نوین در هوافضا و علوم وابسته
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 529
فایل این مقاله در 16 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
MAARS01_319
تاریخ نمایه سازی: 16 اسفند 1394
چکیده مقاله:
با توجه به اینکه در مدارات سه بعدی مساحت تراشه کاهش پیدا می کند در نتیجه چگالی توان در سطح تراشه افزایش پیدا می کند، افزایش چگالی توان منجر به ایجاد نقاط داغ در سطح تراشه می شود. افزایش حرارت باعث کاهش کارایی و طول عمر تلاش می شود. روش های مختلفی از جمله روش هایی که در مرحله بسته بندی تنش به کار می رود، روش مسیریابی آگاه از دما مسیر نت های تراشه را به گونه ای مشخص می کندچه نت های که توان زیادی مصرف می کنند از کانال های مجاور عبور نکنند. در این روش از عبور نت های با توان زیاد در یک راستای عمودی نیز اجتناب شده است. بنابراین با این روش از تراکم توان مصرفی در سطح تراشه کاسته شده است و این باعث توزیع دما در سطح تراشه و اجتناب از ایجاد نقاط داغ گردیده است.
کلیدواژه ها:
نویسندگان
فاطمه صفاری
دانشجوی کارشناسی ارشد معماری کامپیوتر ، دانشگاه آزاد کرمان
علیرضا زیرک
عضو هیات علمی پژوهشگاه علوم و فنون هسته ای
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :