A Low-Power Low-Voltage Digital Compatible Analog-to-Digital Converter
محل انتشار: سیزدهمین کنفرانس مهندسی برق ایران
سال انتشار: 1384
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 2,126
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE13_040
تاریخ نمایه سازی: 27 آبان 1386
چکیده مقاله:
This paper describes the circuit design and architecture of a fully digital compatible Analog-to- Digital Converter (ADC). The used architecture is
based on current-mode Cyclic Algorithmic ADC where a digital calibration scheme based on Adaptive Algorithm is used to help to alleviate and compensate the precision requirements in the analog domain. The propose architecture can achieve high-speed and highaccuracy at low voltage power supplies with ultra low power dissipation and it does not require good device matching. The low-power digital compatible ADC has been simulated in a 0.18 μm CMOS process. Using a 1.5 V power supply it achieves a dynamic range of 75 dB and the analog part of system dissipates only 0.9 mW.
کلیدواژه ها:
نویسندگان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :