ارائة یک روش برای نگاشت تکنولوژی با استفاده از اطلاعات مرحلة افراز با هدف کاهش تراکم اتصالات

تراکم اتصالات که امروزه به عنوان یکی از مباحث کلیدی در طراحی مدارات بسیار مجتمع بشمار می رود، بر روی مساحت، کارایی و نیز نویزهمشنوایی یک تراشه تأتیرگذار بوده و از این رو این مسأله به یکی از اهداف اصلی بهینه سازی در مراحل مختلف چرخة طراحیVLSI تبدیل شده است. در این مقاله، یک روش نگاشت تکنولوژی بر پایة اطلاعات مرحلة افراز و با هدف کاهش تراکم اتصالات ارائه شده است. به عبارت دیگر در این مقاله برای بهبود تخمین محل نسبی سلولها و نیز طول اتصالات در مرحلة نگاشت تکنولوژی، ضمن ارائة یک متدولوژی نوین از اطلاعات مرحلة افراز نظیر تعداد تقاطع نتها استفاده می شود. نتایج بدست آمده بر روی مدارات آزمون بهبود 3/7% درماکزیمم تراکم اتصالات و بهبود 2/3% در متوسط تراکم اتصالات و ۵% کارایی را نشان می دهد که بیانگر کارایی الگوریتم ارائه شده در مقایسه با متدولوژی موجود است.

کلیدواژه ها:

نگاشت تکنولوژی ، تراکم اتصالات ، افراز ، طراحی فیزیکی