طراحی مدار Full-Adder 01 ترانزیستوری ، بر پایه گیت XOR جهت بهینه سازی توان مصرفی و شبیه سازی آن با استفاده ازنرم افزار Microwind

جمع کننده به عنوان یکی از مهمترین اجزای پردازنده ها و مهمترین عنصر اصلی در CPU ، واحدهای لاجیک محاسباتی 1 و پردازش سیگنال دیجیتال 2 به شمار می روند . براین اساس بهبود طراحی مدارات جمع کننده ای ، با توان کم و کارآیی بالا ، بسیارمهم است .چراکه این امر می تواند باعث کاهش توان مصرفی ادوات الکترونیکی شود . انواع مختلفی از تمام جمع کننده ها بر اساس روش های طراحی استاتیک و دینامیک در مقالات گوناگون ارائه شده است . مدار تمام جمع کننده معمولی درتکنولوژی CMOS استاتیک ، با استفاده از 22 ترانزیستور پیاده سازی شده و همچنین با پیشرفت طراحی ، جمع کننده جدیدی به نام 3 SERF با استفاده از 11 ترانزیستور پیاده سازی می شود که دارای کمترین تعداد ترانزیستور بوده و به عنوان کم مصرف ترین مدار تمام جمع کننده معرفی شده است . بسیاری از جمع کننده های کم مصرف از جمله SERF با استفاده از ترانزیستورهای عبوری پیاده سازی می شوند و علیرغم توان مصرفی کم ، دارای مشکل افت Vt می باشند . به همین دلیل از آنها به گستردگی استفاده نمی گردد و با این وجود استفاده از این مدارها در ساخت مدارات پیچیده تر مانند جمع کننده ها نیز حائز اهمیت می باشد . در این مقاله روش جدیدی برای طراحی مدار تمام جمع کننده، برپایه یک گیت XOR ارائه گردیده که توان مصرفی کم و سرعت بالای مدار، تاثیر بسزایی در بهبود عملکرد این بلوک های پایه خواهد داشت. پس از ارایه روش طراحی و جزئیات پیاده سازی، به مقایسه طرح ارائه شده با برخی از طرح های جدید موجود در این زمینه، پرداخته شده است و در نهایت Layout و نتایج طراحی مدار پیشنهادی توسط نرم افزار Microwind شبیه سازی گردیده است.

کلیدواژه ها:

Full-Adder ، گیت XOR ، Microwind