طراحی یک مدار نمونه بردار و نگهدار CMOS با خطای نگهداری کوچک و توان مصرفی پایین با ساختار تمام تفاضلی دو طبقه

در این مقاله به معرفی یک مدار نمونه بردار و نگهدار با ساختار تمام تفاضلی دو طبقه با خطای نگهداری کم و توان مصرفی پایین با استفاده از تکنولوژی 0.18μm CMOS میپردازیم. ویژگی مهم ادوات CMOS ، مصونیت نویز بالا و توان مصرفی استاتیک پایین می باشد. اینطراحی تحت ولتاژ تغذیه 0.65V±، فرکانس نمونه برداری 200MHz و فرکانس ورودی 25MHz صورت گرفته است. نتایج بدست آمده، توانمصرفی 127μW و خطای نگهداری کوچکتر از 0.3mV میباشد که توان و خطای نگهداری به میزان بسیار زیادی نسبت به طرح های قبلی کاهش یافته اند.

کلیدواژه ها:

تقویت کننده تفاضلی ، سوئیچ های بوت استرپ - CMOS ، نمونه بردار و نگهدار