طراحی و بهینه سازی مدارات VLSI کم مصرف برای سیستم های محاسباتی نسل آینده

پیشرفت های اخیر در فناوری ساخت نیمرسانا ها، امکان طراحی مدارات مجتمع با تراکم بی سابقه را فراهم کرده است. با این حال، افزایش توان مصرفی و گرمای تولیدی به چالش های اساسی در سیستم های قابل حمل، اینترنت اشیا (IOT)، دستگاه های پوشیدنی و سیستم های محاسباتی با کارایی بالا (HPC) تبدیل شده است. این مقاله ، به بررسی روش های طراحی و بهینه سازی توان در سطوح مختلف) می پردازد. تکنیک های کلیدی شامل کاهش ولتاژ تغذیه، گیتینگ کلاک، گیتینگ توان، مقیاس بندی ولتاژ پویا و فرکانس (DVFS)، ترانزیستورهای چند آستانه ای (MTCMOS)، معماری های پیشرفته FinFET و GAAFET، محاسبات تقریبی، مدیریت توان مبتنی بر هوش مصنوعی، حافظه های غیرفرار و طراحی سخت افزار-نرم افزار هستند. نتایج نشان می دهد که رویکرد های چند سطحی و ترکیبی می توانند توان مصرفی را تا بیش از ۵۰٪ کاهش دهند. این پژوهش همچنین به چالش های فناوری های نانو متری مانند افزایش توان نشتی، تغییرات فرآیندی، پیچیدگی ساخت و محدودیت های حرارتی پرداخته و روندهای آینده مانند تراشه های سه بعدی، محاسبات نورومورفیک، مدارات خود توان و محاسبات کوانتومی را بررسی می کند.

کلیدواژه ها:

VLSI کم مصرف ، اینترنت اشیا ، گیتینگ توان ، MTCMOS ، FinFET ، GAAFET