ورود
مقالات فارسیISIکنفرانسهاژورنالها

پیاده سازی نسخه کم عمق شبکه عصبی کانولوشنی سبک وزن SqueezeNet بر روی پلتفرم Versal برای کاربردهای رایانش لبه

محل انتشار: مجله پژوهش های نظری و کاربردی هوش ماشینی، دوره: 4، شماره: 1
سال انتشار: 1405
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 190

فایل این مقاله در 16 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/2615467

شناسه ملی سند علمی:

JR_ABMIR-4-1_008

تاریخ نمایه سازی: 5 خرداد 1405

چکیده مقاله:

در سال های اخیر، شبکه های عصبی عمیق به طور گسترده در سامانه های بینایی رایانه مورد استفاده قرار گرفته اند. با اینحال، پیاده سازی این شبکه ها برروی وسایل قابل حمل به دلیل محدودیت های منابع محاسباتی، ظرفیت حافظه و توان مصرفی با چالش های جدی مواجه است. یکی از راهکارهای موثر برای غلبه بر این محدودیت ها، بهره گیری از پلتفرم های پیشرفته ناهمگن مانند AMD Versal است. در این پژوهش، پیاده سازی یک نسخه کم عمق از شبکه SqueezeNet (حاوی چهار ماژول Fire) برروی تراشه XCVE۲۳۰۲ از پلتفرم AMD Versal VD۱۰۰ مورد بررسی قرار گرفته است. ابتدا، شبکه با استفاده از کتابخانه PyTorch در محیط Google Colab پیاده سازی و با مجموعه داده CIFAR-۱۰ آموزش داده شد. سپس، معماری شبکه به همراه وزن های آموزش دیده با استفاده از ابزار Vitis HLS در نرم افزار Vivado ۲۰۲۳ به صورت سخت افزاری پیاده سازی گردید. پیاده سازی نهایی با فرکانس کاری ۱۰۰ مگاهرتز انجام شد که منجر به استفاده از ۱۲۹ بلوک حافظه BRAM، ۱۳۶ بلوک حافظه URAM و توان مصرفی حدود ۹۸۴/۳ وات گردید. نتایج به دست آمده نشان می دهد که با طراحی شبکه های سبک وزن و مدیریت آگاهانه منابع حافظه می توان شتاب دهنده های کارآمدی را برروی پلتفرم Versal پیاده سازی کرد. در ادامه این مسیر، بهره برداری حداکثری از قابلیت های معماری Versal می تواند نقش موثری در کاهش چالش های پیاده سازی شبکه های عصبی برروی شتاب دهنده های سخت افزاری ایفا کند.

کلیدواژه ها:

نویسندگان

زهرا قاسمی

گروه مهندسی برق، واحد اصفهان (خوراسگان)، دانشگاه آزاد اسلامی، اصفهان، ایران

عاطفه سلیمی شهرکی

گروه مهندسی برق، واحد اصفهان (خوراسگان)، دانشگاه آزاد اسلامی، اصفهان، ایران

مهدی عباسی

گروه مهندسی کامپیوتر، دانشکده مهندسی، دانشگاه بوعلی سینا، همدان، ایران و پژوهشکده دانش های بنیادی، پژوهشکده علوم کامپیوتر، تهران، ایران

محمد لعلی دستجردی

گروه مهندسی برق، واحد اصفهان (خوراسگان)، دانشگاه آزاد اسلامی، اصفهان، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. V. Mahadevkar et al., "A review on machine learning ...
  • V. Sze, Y.-H. Chen, T.-J. Yang, and J. S. Emer, ...
  • J. Lee, S. Kang, J. Lee, D. Shin, D. Han, ...
  • F. N. Iandola, S. Han, M. W. Moskewicz, K. Ashraf, ...
  • B. Koonce, "SqueezeNet," in Convolutional Neural Networks with Swift for ...
  • S. Mittal, P. Rajput, and S. Subramoney, "A survey of ...
  • W. Jeon, G. Ko, J. Lee, H. Lee, D. Ha, ...
  • Shawahna, S. M. Sait, and A. El-Maleh, "FPGA-based accelerators of ...
  • M. Hussain, "Sustainable machine vision for industry ۴.۰: a comprehensive ...
  • Versal AI Edge Series Development Board User Manual VD۱۰۰, ALINX ...
  • "The CIFAR-۱۰ dataset." https://www.cs.toronto.edu/~kriz/cifar.html (accessed ۲۰۲۵) ...
  • Y. Meng, C. Yang, S. Xiang, J. Wang, K. Mei, ...
  • S. H. Hozhabr and R. Giorgi, "A Survey on Real-Time ...
  • L. Gao, Z. Luo, and L. Wang, "Convolutional Neural Network ...
  • G. C. Marinó, A. Petrini, D. Malchiodi, and M. Frasca, ...
  • K. Vineetha, M. M. S. Reddy, C. Ramesh, and D. ...
  • Z. Li et al., "A high-performance pixel-level fully pipelined hardware ...
  • V. H. Kim and K. K. Choi, "A reconfigurable CNN-based ...
  • T. Sledevič, A. Serackis, and D. Plonis, "FPGA implementation of ...
  • G. Howard et al., "Mobilenets: Efficient convolutional neural networks for ...
  • X. Zhang, X. Zhou, M. Lin, and J. Sun, "Shufflenet: ...
  • D. Gschwend, "Zynqnet: An fpga-accelerated embedded convolutional neural network," arXiv ...
  • L. H. Crockett, R. A. Elliot, M. A. Enderwitz, and ...
  • P. G. Mousouliotis and L. P. Petrou, "Squeezejet: High-level synthesis ...
  • P. Mousouliotis, N. Tampouratzis, and I. Papaefstathiou, "SqueezeJet-۳: An HLS-based ...
  • Z. Zhao et al., "A High-Throughput FPGA Accelerator for Lightweight ...
  • L. Zhou, "Design and Implementation of Embedded Image Processing Chip ...
  • R. Yarnell, M. Hossain, and R. F. DeMara, "Image Quantization ...
  • A. Parameshwara and S. H. Mokashi, "FPGA-Accelerated RISC-V ISA Extensions ...
  • H. Yan and Y. Ma, "A reconfigurable heterogeneous computing-hardware design ...
  • "AMD Versal AI Edge." https://www.amd.com/en/products/adaptive-socs-and-fpgas/versal/ai-edge-series.html (accessed ۲۰۲۵) ...
  • T. D. S. Ramos, "Implementation of Convolutional Neural Networks on ...
  • A. Al-Zoubi, G. Martino, F. H. Bahnsen, J. Zhu, H. ...
  • W. Zhang, Y. Liu, and Z. Bao, "Cat: Customized transformer ...
  • N. Perryman, C. Wilson, and A. George, "Evaluation of xilinx ...
  • T. Knopp, J. Chu, and S. Ahmad, "AMD versal™ AI ...
  • P. Dong et al., "EQ-ViT: Algorithm-hardware co-design for end-to-end acceleration ...
  • Z. Bao, T. Zang, Y. Liu, and W. Zhang, "Efficient ...
  • M. Petry, G. Wuwer, A. Koch, P. Gest, M. Ghiglione, ...
  • M. Zhang, L. Li, H. Wang, Y. Liu, H. Qin, ...
    • نمایش کامل مراجع