طراحی معماری و پیاده سازی سخت افزاری فیلترهای هموارساز در تصاویر سه بعدی

سال انتشار: 1404
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 42

فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_TJEE-55-3_003

تاریخ نمایه سازی: 6 دی 1404

چکیده مقاله:

در سالهای اخیر فناوریهای سه بعدی، رشد قابل ملاحظه ای داشته اند و در زمینه های مختلفی مانند رباتیک، سرگرمی، نظارت و امنیت تاثیر گذاشته است. یکی از پردازشهای مهم در این زمینه، فیلترهای هموارساز در مدلهای سه بعدی است. در این راستا، در این مقاله دو معماری سخت افزاری به صورت ممیزثابت، موازی و مبتنی بر خط لوله برای دو فیلتر هموارساز میانگین و گاوسی ارائه شده است. در معماری پیشنهادی و در مرحله پیش پردازش، داده های تصویر سه بعدی به صورت مناسب بازنمایی می شوند. برای مرحله پیش پردازش دو معماری متفاوت سخت افزاری پیشنهاد شده است. برای فیلترهای میانگین گیری و گاوسی نیز دو معماری سخت افزاری متفاوتی پیشنهاد شده است که تفاوت آنها در ساختار بازنمایی داده های سه بعدی در مرحله پیش پردازش است. همچنین برای محاسبه تابع نمایی فیلتر گاوسی از روش جدول جستجو استفاده شده است. معماری های پیشنهاد شده با زبان سخت افزاری Verilog پیاده سازی و بوسیله نرم افزارهای ISE وVivado شبیه سازی و سنتز شده اند. برای یک تصویر سه بعدی با ۲۹۹راس و ۵۶۲ وجه، فرکانس کاری برای فیلتر میانگین گیری با ساختارهای مختصات و طول بردار حدود ۱۹ مگاهرتز و نرخ پردازش حاصل شده به ترتیب برابر ۳۷۳۶۷ و ۲۸۰۸۱ تصویر بر ثانیه می باشد و برای فیلتر گاوسی نیز فرکانس کاری حدود ۱۹ مگاهرتز و نرخ پردازش بدست آمده به ترتیب برابر با ۳۷۲۹۹ و ۲۸۳۳۶ تصویر بر ثانیه است.

کلیدواژه ها:

نویسندگان

جلال بابایی

دانشجوی کارشناسی ارشد، دانشکده فنی مهندسی، دانشگاه شاهد، تهران، ایران

علیرضا بهراد

استاد، دانشکده فنی مهندسی، دانشگاه شاهد، تهران، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Seyed Saber Mohammadi, Yiming Wang, and Alessio Del Bue. "Pointview-gcn: ...
  • Viktoria Ehm, Paul Roetzer, Marvin Eisenberger, Maolin Gao, Florian Bernard, ...
  • Xingyu Jiang, Jiayi Ma, Guobao Xiao, Zhenfeng Shao, and Xiaojie ...
  • Masoumeh Mohseni, Mehdi Ezoji, Reza Ghaderi “Image Segmentation based on ...
  • Maryam Taghizadeh, and Abdollah Chalechale, “A model to image retrieval ...
  • Hanumantharaju, M. Ravishankar, and D. Rameshbabu, "Design and FPGA implementation ...
  • G. Bailey, Design for embedded image processing on FPGAs. John ...
  • Cabello, J. León, Y. Iano, and R. Arthur, "Implementation of ...
  • Debasish Mukherjee and Susanta Mukhopadhyay. "Fast hardware architecture for fixed-point ...
  • Wang, Biaobiao, and Qiang Xiang. "Fast median filter image processing ...
  • Badri, M. El Hassouni, and D. Aboutajdine, "Kernel-based Laplacian smoothing ...
  • Zhuo and V. K. Prasanna, "Sparse matrix-vector multiplication on FPGAs," ...
  • Liu, Yajing, Ruiqi Chen, Shuyang Li, Jing Yang, Shun Li, ...
  • Tae-Hyeon Kim, Hyunki Lee, and Seung-Ho Ok. "Implementation of an ...
  • R. Castro-Pareja, J. M. Jagadeesh and R. Shekhar, "FAIR: a ...
  • Chen, R. Ying, J. Xue, F. Wen and P. Liu, ...
  • Wu, A. Aßmann, B. D. Stewart and A. M. Wallace, ...
  • Seidner, "Efficient implementation of ۱۰Y lookup table in FPGA," ۲۰۰۹ ...
  • نمایش کامل مراجع