طراحی معماری های نوین پردازنده های کم مصرف مبتنی بر RISC-V برای شتاب دهی هوش مصنوعی روی تراشه

سال انتشار: 1404
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 59

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ECMECONF24_213

تاریخ نمایه سازی: 18 آذر 1404

چکیده مقاله:

پیشرفت های اخیر در حوزه هوش مصنوعی (AI) و یادگیری ماشین باعث افزایش نیاز به پردازنده های کارآمد با مصرف انرژی پایین شده است. معماری های مبتنی بر RISC-V به دلیل طراحی متن باز و قابلیت سفارشی سازی، فرصت های مناسبی برای توسعه پردازنده های کم مصرف و بهینه برای شتاب دهی هوش مصنوعی فراهم کرده اند. در این مقاله، به بررسی طراحی معماری های نوین پردازنده های مبتنی بر RISC-V پرداخته شده و راهکارهای کاهش مصرف انرژی و افزایش بهره وری محاسباتی در شتاب دهنده های AI مورد بحث قرار گرفته است. همچنین نقش قابلیت های قابل برنامه ریزی و ماژولار بودن این معماری ها در بهبود عملکرد و انعطاف پذیری سیستم های هوش مصنوعی تحلیل شده است. نتایج نشان می دهد که استفاده از این معماری ها می تواند مصرف انرژی را تا حد چشمگیری کاهش داده و عملکرد پردازشی هوش مصنوعی را بهبود بخشد.

کلیدواژه ها:

RISC-V ، پردازنده کم مصرف ، شتاب دهنده هوش مصنوعی ، معماری نوین ، تراشه

نویسندگان

ماردین فیروزی

۱- کارشناسی ارشد مهندسی برق - الکترونیک گرایش مدارهای مجتمع، دانشگاه صنعتی خواجه نصیرالدین طوسی