تکنیک جدید تصحیح جبران سازی انحنای ولتاژ خروجی برای مدار مرجع ولتاژ زیر یک ولت CMOS
محل انتشار: دومین کنفرانس ملی ایده های نو در مهندسی برق
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,060
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCNIEE02_126
تاریخ نمایه سازی: 29 بهمن 1392
چکیده مقاله:
در این مقاله طرح یک مدار جدید مرجع ولتاژ( بند گپ) با قابلیت ایجاد مرجع ولتاژ 0/48ولت به منظورو مقاومت برای ایجاد یک CMOS تحصیح وجبران سازی رفتار غیر خطی ولتاژ بیس-امیتر با استفاده ترانزیستورهایمرجع ولتاژ دقیق ارائه شده است. این امر منجر به بهبود دقت مرجع ولتاژ و همچنین کاهش توان مصرفی شده است. درطرح مدار پیشنهادی که با استفاده ازیک تقویت کننده تفاضلی برای رسیدن به حداقل آفست با ولتاژ تغذیه یک ولت و همچنین ترانزیستورهایMOSکه در ناحیه وارونگی ضعیف بایاس شده اند، استفاده شده است. مدارارائه شده درتکنولوژی 90 نانومترCMOSپیادهسازی شدهو بانرمافزارHSPICEشبیهسازی شدهاست. تمام شبیهسازیها با در گرفتن تغییرات دمایی بین 40-تا 85 درجه سانتیگرادپرداخته شده و نتایجی با تغییراتی کمتر ازPSRR 20ppm/c 40dB بدست امده است
کلیدواژه ها:
مراجع ولتاژBandgap/تقویت کننده های عملیاتی ، تکنولوژیهای نانومترCMOS
نویسندگان
سیمین سلیمان منش
دانشگاه آزاد اسلامی واحد قزوین
محمد یاوری
دانشگاه امیرکبیر(پلی تکنیک تهران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :