طراحی مدار ضرب کننده ی نادقیق مبتن ی بر اکثر یت برا ی ضرب تقریب ی با مصرف فوق العاده کم و دقت بهتر

در این مقاله، طراحی و ارزیابی سه مدل تقریبی از مدارهای ضربکننده دودویی با بهره گیری از تکنیک جدول کارنو ارائه می شود. هدف اصلی، کاهش توان مصرفی و بهینه سازی شاخصهای عملکردی از جمله تاخیر، مساحت و دقت در پیاده سازی سخت افزاری است. نتایج شبیه سازی در فناوری CNFET و CMOS نشان می دهند که مدل های پیشنهادی در مقایسه با مرجع (Sabetzadeh, ۲۰۱۹) موجود، کاهش قابل توجهی در توان مصرفی و محصول توان-تاخیر (PDP) دارند. این نتایج نشان دهنده توانمندی طراحی های تقریبی در کاربردهای نیازمند کم مصرف بودن، به ویژه در حوزه سیستم های دیجیتال نهفته و اینترنت اشیاء می باشند.

کلیدواژه ها:

طراحی تقریبی ، ضربکننده دودویی ، جدول کارنو ، توان مصرفی ، CNFET