بررسی استفاده از مدارات تقریبی در کاهش توان مصرفی تراشه ها

با پیشرفت فناوری مدارات مجتمع پرتراکم و کاهش ابعاد ترانزیستورها، طراحی این مدارات دارای مشکلاتی می باشد. یکی از پیچیده­ترین مشکلات، بهبود کارایی و بهینه­سازی توان مصرفی این مدارات است. پیش­بینی شده است که تا سال ۲۰۲۵ بیشتر از ۵۰ میلیارد دستگاه به اینترنت وصل شود. نیاز به داشتن دستگاه­هایی با توان مصرفی بهینه (طول عمر بالای باتری) باعث کند شدن روند رشد و توسعه اینترنت اشیاء شده است. تنوع کاربردها در اینترنت اشیاء ما را به سمت استفاده از سامانه بر تراشه­های(SoC) که قابلیت استفاده مجدد مناسبی دارند، سوق می­دهد. در همه کاربردها نتایج دقیق نیاز نیست و داشتن نتایج قابل قبول، کافی است. محاسبات تقریبی یک رویکرد کارآمد در طراحی برای کاربردهای خطاپذیر است که بر اساس نیازمندی­های محاسباتی، بین دقت، مساحت، تاخیر و توان مصرفی تعادل برقرار می کند. در ازای از دست دادن دقت، محاسبات تقریبی بهبود چشم­گیری در سرعت، توان مصرفی و مساحت به­دست می­آورد. این تکنیک را می­توان در سطوح مختلف طراحی شامل نرم افزار، معماری، پردازنده، حافظه و مدار اعمال کرد. در این مقاله، مروری بر روش های کاهش توان بر سطح مدارهای تقریبی داریم.

کلیدواژه ها:

Approximate computations ، Approximate Computing Circuits ، Internet of Things (IoT) ، System on Chips (SoC) ، Power Consumption ، محاسبات تقریبی ، مدارهای محاسباتی تقریبی ، اینترنت اشیاء ، سامانه بر تراشه ، توان مصرفی