ارائه یک معماری نوین بر مبنای تجزیه چند فازه برای مدولاتورهای سیگما-دلتای زمان بندی شده به منظور کاهش مسیر بحرانی و افزایش سرعت

در این مقاله به کمک مفهوم ریاضی تجزیه چند فازه ، یک ساختار جدید برای مدولاتورهای سیگما دلتای زمان بندی شده در مبدلهای دیجیتال به آنالوگ ارائه شده است. در این معماری سعی شده است تا به منظور کاهش تعداد فلیپ فلاپ ها و تمام جمع کننده ها، فرم جدیدی از پیاده سازی به کمک تجزیه چند فازه ارائه گردد تا با کاهش تعداد این عناصر، حجم سخت افزار کاهش یابد. بر این اساس به کمک اثبات دقیق ریاضی در ساختار پیشنهادی و در هر مسیر بحرانی تنها یک تمام جمع کننده وجود خواهد داشت و همچنین مساله کوپلینگ بین تمام جمع کننده ها بر طرف خواهد شد. به عبارت دیگر، در ساختار متداول، هر یک از تمام جمع کننده ها در مسیر بحرانی می بایستی منتظر تولید خروجی در تمام جمع کننده ما قبل خود بماند، در حالیکه این مساله در ساختار پیشنهادی به طور کامل از بین رفته است. بنا براین با تغییر در تعداد کانال ها، طول مسیر بحرانی و استقلال تمام جمع کننده ها بدون تغییر باقی خواهد ماند. همچنین نشان داده خواهد شد که با افزایش تعداد کانال ها رشد کمتری در تعداد تمام جمع کننده ها در روش پیشنهادی نسبت به سایر روش ها دیده می شود. در نهایت روش پیاده سازی ارائه شده، به کمک شبیه سازی سیستمی در یک مبدل ۴ کاناله مورد راستی آزمایی قرار گرفته است.

کلیدواژه ها:

دلتا-سیگما مدولاتور ، تجزیه چند-فازه ، مبدل های دیجیتال به آنالوگ ، ساختار زمان بندی شده.